MARC状态：审校 文献类型：中文图书 浏览次数：29
- 题名/责任者:
- 基于Quartus Prime的数字系统Verilog HDL设计实例详解/徐宏伟, 周润景, 彭雪梅编著
- 版本说明:
- 第4版
- 出版发行项:
- 北京:电子工业出版社,2024
- ISBN及定价:
- 978-7-121-48908-2/CNY99.00
- 载体形态项:
- x, 464页:图;26cm
- 丛编项:
- EDA应用技术
- 个人责任者:
- 徐宏伟 编著
- 个人责任者:
- 周润景 编著
- 个人责任者:
- 彭雪梅 编著
- 学科主题:
- VHDL语言-程序设计
- 中图法分类号:
- TP312VH
- 中图法分类号:
- TP301.2
- 一般附注:
- 电子信息·Ei精品
- 提要文摘附注:
- 本书以Altera公司推出的Quartus Prime 18.1为设计平台，结合实例来介绍基于Verilog HDL的FPGA/CPLD数字系统的设计流程、设计思想和设计技巧。
全部MARC细节信息>>
| 索书号 | 条码号 | 年卷期 | 馆藏地 | 书刊状态 |
| TP312VH/X395D | 004351058 |  计算机科学书库
|
可借 | |
| TP312VH/X395D | 004351059 | 计算机科学书库
|
可借 |
显示全部馆藏信息