安徽理工大学图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

Verilog HDL数字设计与综合/(美) Samir Palnitkar著 夏宇闻, 胡燕祥, 刁岚松等译

出版发行项:

北京:电子工业出版社,2022

ISBN及定价:

978-7-121-42773-2/CNY59.00

载体形态项:

296页:图;26cm

统一题名:

Verilog HDL: a guide to digital design and synthesis

丛编项:

国外电子与通信教材系列

个人责任者:

帕尔尼卡 (Palnitkar, Samir) 著

个人次要责任者:

夏宇闻 译

个人次要责任者:

胡燕祥 译

个人次要责任者:

刁岚松 译

学科主题:

电子电路-电路设计-计算机辅助设计-教材

中图法分类号:

TN702.2

一般附注:

本科教学版

版本附注:

据原书第2版译出

出版发行附注:

Pearson Education (培生教育出版集团)授权出版 限中国大陆发行

责任者附注:

责任者Palnitkar规范汉译姓: 帕尔尼卡

书目附注:

有书目

提要文摘附注:

本书从用户的角度阐述了Verilog HDL语言的重要细节和基本设计方法，并介绍了Verilog 2001版的主要改进部分。全书从基本概念讲起，逐渐过渡到编程语言接口和逻辑综合等高级主题。

豆瓣简介：