安徽理工大学图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

搭建你的数字积木:数字电路与逻辑设计(Verilog HDL&Vivado版)/汤勇明，张圣清，陆佳华编著

出版发行项:

北京:清华大学出版社,2017

ISBN及定价:

978-7-302-46662-8/CNY49.00

载体形态项:

14,319页:图;26cm

并列正题名:

Build your digital blocks:digital circuits and logic design using Verilog HDL & Vivado

其它题名:

数字电路与逻辑设计(Verilog HDL&Vivado版)

个人责任者:

汤勇明 编著

个人责任者:

张圣清 编著

个人责任者:

陆佳华 编著

学科主题:

数字电路-逻辑设计-高等学校-教材

中图法分类号:

TN79

一般附注:

教育部高等学校电子信息类专业教学指导委员会规划教材 高等学校电子信息类专业系列教材 “十三五”江苏省高等学校重点教材 电子科学与技术

提要文摘附注:

本书基于Verilog HDL与Vivado开发环境，详尽介绍了逻辑设计与Vivado基础、布尔代数与Verilog HDL基础、组合逻辑电路设计基础、时序逻辑电路设计基础、有限状态机设计基础、逻辑设计工程技术基础、Vivado数字积木流程、串行通信接口控制器、RAM接口控制器、字符点阵显示模块接口控制器、VGA接口控制器、数字图像采集等内容

豆瓣简介：