机读格式显示(MARC)

• 000 01559nam0 2200289 450

• 001 0000512069

• 005 20250630163600.0

• 010 __ |a 978-7-302-46662-8 |d CNY49.00

• 100 __ |a 20170614d2017 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 搭建你的数字积木 |A da jian ni de shu zi ji mu |e 数字电路与逻辑设计(Verilog HDL&Vivado版) |d = Build your digital blocks |e digital circuits and logic design using Verilog HDL & Vivado |f 汤勇明，张圣清，陆佳华编著 |z eng

• 210 __ |a 北京 |c 清华大学出版社 |d 2017

• 215 __ |a 14,319页 |c 图 |d 26cm

• 300 __ |a 教育部高等学校电子信息类专业教学指导委员会规划教材 高等学校电子信息类专业系列教材 “十三五”江苏省高等学校重点教材 电子科学与技术

• 330 __ |a 本书基于Verilog HDL与Vivado开发环境，详尽介绍了逻辑设计与Vivado基础、布尔代数与Verilog HDL基础、组合逻辑电路设计基础、时序逻辑电路设计基础、有限状态机设计基础、逻辑设计工程技术基础、Vivado数字积木流程、串行通信接口控制器、RAM接口控制器、字符点阵显示模块接口控制器、VGA接口控制器、数字图像采集等内容

• 510 1_ |a Build your digital blocks |e digital circuits and logic design using Verilog HDL & Vivado |z eng

• 517 1_ |a 数字电路与逻辑设计(Verilog HDL&Vivado版) |A shu zi dian lu yu luo ji she ji (Verilog HDL&Vivado ban )

• 606 0_ |a 数字电路 |A Shu Zi Dian Lu |x 逻辑设计 |x 高等学校 |j 教材

• 690 __ |a TN79 |v 5

• 701 _0 |a 汤勇明 |A tang yong ming |4 编著

• 701 _0 |a 张圣清 |A zhang sheng qing |4 编著

• 701 _0 |a 陆佳华 |A lu jia hua |4 编著

• 801 _0 |a CN |b 北京思得乐 |c 20171027

• 905 __ |a AUSTL |d TN79/T924