机读格式显示(MARC)

• 000 01629nam0 2200289 450

• 001 0000313097

• 005 20191107113500.0

• 010 __ |a 978-7-302-52299-7 |d CNY69.00

• 100 __ |a 20190628d2019 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 纳米数字集成电路的偏差效应分析与优化 |A na mi shu zi ji cheng dian lu de pian cha xiao ying fen xi yu you hua |e 从电路级到系统级 |d = Analysis and optimization on large-scale CMOS integrated circuits in the presence of parameter variability |e from circuit-level to system level |f 靳松, 韩银和著 |z eng

• 210 __ |a 北京 |c 清华大学出版社 |d 2019.06

• 215 __ |a 181页 |c 图 |d 24cm

• 314 __ |a 靳松, 博士, 硕士生导师。任教于华北电力大学电气与电子工程学院电子与通信工程系。韩银和, 博士, 研究员。2006年在中国科学院计算技术研究所计算所获得博士学位, 随后进入中国科学院计算技术研究所计算机体系结构国家重点实验室工作。

• 320 __ |a 有书目 (第169-181页)

• 330 __ |a 本文的主要内容涉及了在纳米工艺下较为严重的晶体管老化效应-负偏置温度不稳定性和制造过程中引起的参数偏差。介绍了参数偏差效应产生的物理机制及对电路服役期可靠性的影响, 并提出了从电路级到系统级的相应的分析、预测和优化方法。

• 510 1_ |a Analysis and optimization on large-scale CMOS integrated circuits in the presence of parameter variability |e from circuit-level to system level |z eng

• 517 1_ |a 从电路级到系统级 |A cong dian lu ji dao xi tong ji

• 606 0_ |a 纳米材料 |A na mi cai liao |x 数字集成电路 |x 研究

• 690 __ |a TN431.2 |v 5

• 701 _0 |a 靳松 |A jin song |4 著

• 701 _0 |a 韩银和 |A han yin he |4 著

• 801 _0 |a CN |b 安徽时代 |c 20191018

• 905 __ |a AUSTL |d TN431.2/J726