机读格式显示(MARC)

• 000 01244nam0 2200265 450

• 001 0000482018

• 005 20241112101200.0

• 010 __ |a 978-7-111-72951-8 |d CNY99.00

• 100 __ |a 20241008d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a AI加速器架构设计与实现 |A AI jia su qi jia gou she ji yu shi xian |d = Accelerator based on CNN design |f 甄建勇, 王路业著 |z eng

• 210 __ |a 北京 |c 机械工业出版社 |d 2023.06

• 215 __ |a 219页 |c 彩图 |d 21cm

• 314 __ |a 甄建勇, 资深CPU、GPU、NPU三栖架构师, 从事相关软硬件架构与设计工作超过15年。王路业, 优矽科技联合创始人兼总经理, 中国开放指令生态 (RISC-V) 联盟 (CRVA) 软件开源工作组副组长。

• 330 __ |a 本书作者将自己在CPU、GPU和NPU领域15年的软硬件工作经验融会贯通, 将四代NPU架构设计经验融为一体, 将端侧和云侧NPU架构合二为一, 总结并提炼出本书内容。本书主要讨论神经网络硬件层面, 尤其是芯片设计层面的内容, 主要包含神经网络的分析、神经网络加速器的设计以及具体实现技术。

• 510 1_ |a Accelerator based on CNN design |z eng

• 606 0_ |a 人工智能 |A ren gong zhi neng |x 加速器 |x 研究

• 690 __ |a TP18 |v 5

• 701 _0 |a 甄建勇 |A zhen jian yong |4 著

• 701 _0 |a 王路业 |A wang lu ye |4 著

• 801 _0 |a CN |b 辽批 |c 20241008

• 905 __ |a AUSTL |d TP18/Z437A54