机读格式显示(MARC)

• 000 01628nam0 2200277 450

• 001 0000356603

• 005 20201021114600.0

• 010 __ |a 978-7-5643-7315-3 |d CNY69.00

• 099 __ |a CAL 012020052683

• 100 __ |a 20200420d2020 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 510000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 多核处理器缓存优化关键问题研究 |A Duo He Chu Li Qi Huan Cun You Hua Guan Jian Wen Ti Yan Jiu |d = Research on the key technique of memory system in multi-core processors |f 胡森森著 |z eng

• 210 __ |a 成都 |c 西南交通大学出版社 |d 2020

• 215 __ |a 126页 |c 图 |d 23cm

• 320 __ |a 有书目 (第113-126页)

• 330 __ |a 在后摩尔定律时代，产业界以晶体管数量增长换取性能增长的努力日益困难。为了满足对性能的不断需求，多核处理器孕育而生。在芯片内部集成上百个处理器，目前已经成为现实。多核体系结构中的存储系统不仅包含了高速缓存，它还涵盖了其他组件包括存储一致性模型、缓存一致性协议和片上互连网络等。存储系统已经成为多核处理器中占用晶片面积最大、消耗能量最多的部件，缓存日益关系到多核处理器的性能。本书综合考虑了与多核存储系统密切相关的片上网络、缓存一致性等因素。围绕多核体系结构，本书对多核体系结构中的存储系统关键问题进行了深入的研究，研究涉及基三体系结构的片上网络矩形瓦片(Tile)布局布线问题、垂直缓存一致性协议以及动态可重构缓存技术等三个方面的内容。本文的研究完善和改进了多核体系结构的存储系统，提高了缓存的性能。

• 333 __ |a 微处理器研究人员

• 510 1_ |a Research on the key technique of memory system in multi-core processors |z eng

• 606 0_ |a 微处理器 |A Wei Chu Li Qi |x 研究

• 690 __ |a TP332 |v 5

• 701 _0 |a 胡森森 |A Hu Sen Sen |4 著

• 801 _0 |a CN |b HM |c 20200507

• 905 __ |a AUSTL |d TP332/H731