机读格式显示(MARC)

• 000 01025nam0 2200265 450

• 001 0000263215

• 005 20180413113200.0

• 010 __ |a 978-7-121-30610-5 |d CNY56.00

• 099 __ |a CAL 012017130465

• 100 __ |a 20170725d2017 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a FPGA芯片架构设计与实现 |A FPGAxin pian jia gou she ji yu shi xian |f 余乐, 谢元禄著

• 210 __ |a 北京 |c 电子工业出版社 |d 2017

• 215 __ |a 327页 |c 图 |d 26cm

• 320 __ |a 有书目

• 330 __ |a 本书共分10章, 采取“总-分”的编排方式。第1章从架构的总体设计入题对FPGA进行介绍。第2-10章, 分别对其中的各个重要模块逐一介绍, 包括: 时钟网络、电源/地线网络和漏电流、可编程逻辑单元、可编程I/O模块、DDR存储器接口、数字延时锁定环、连线连接盒、互连线段长度分布以及配置模块。

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 研究

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 余乐 |A yu le |4 著

• 701 _0 |a 谢元禄 |A xie yuan lu |4 著

• 801 _0 |a CN |b 261080 |c 20170908

• 905 __ |a AUSTL |d TP332.1/Y476