机读格式显示(MARC)

• 000 01361nam0 2200313 450

• 001 0000394835

• 005 20211228111100.0

• 010 __ |a 978-7-121-39586-4 |d CNY139.00

• 100 __ |a 20101011d2010 em y0chiy50 ea

• 101 1_ |a chi |a eng

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a 数字设计 |A shu zi she ji |e Verilog HDL、VHDL和System Verilog实现 |d = Digital design: with an introduction to the Verilog HDL,VHDL, and system Verilog |f (美) M. Morris Mano, Michael D. Ciletti著 |z eng

• 205 __ |a 英文版

• 210 __ |a 北京 |c 电子工业出版社 |d 2020

• 215 __ |a 698页 |c 图 |d 24cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 305 __ |a 据原书第六版译出

• 330 __ |a 本书内容涉及数字系统和二进制数、布尔代数与逻辑门、门级最小化、组合逻辑、同步时序逻辑、寄存器和计数器、存储器和可编程逻辑设备、寄存器传输级设计、异步时序逻辑等。

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 510 1_ |a Digital design：with an introduction to the Verilog HDL,VHDL, and system Verilog |z eng

• 517 0_ |a Verilog HDL、VHDL和System Verilog实现

• 606 0_ |a 数字电路 |A Shu Zi Dian Lu |x 电路设计 |x 英文 |j 教材

• 690 __ |a TN79 |v 5

• 701 _1 |a 马诺 |A ma nuo |g (Mano, M. Morris), |f 1927- |4 著

• 701 _1 |a 奇莱蒂 |A qi lai di |g (Ciletti, Michael D.) |4 著

• 801 _0 |a CN |b AUSTL |c 20211228

• 905 __ |a AUSTL |d TN79/M564-4