机读格式显示(MARC)

• 000 01160nam0 2200265 450

• 001 0000265010

• 005 20180320094200.0

• 010 __ |a 978-7-5124-2401-2 |d CNY45.00

• 100 __ |a 20170615d2017 em y0chiy0121 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 手把手教你学FPGA设计 |A shou ba shou jiao ni xue FPGAshe ji |e 基于大道至简的至简设计法 |f 潘文明, 易文兵编著

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2017

• 215 __ |a 288页 |c 图 |d 24cm

• 320 __ |a 有书目 (第288页)

• 330 __ |a 本书介绍利用硬件描述语言 (Verilog HDL) 设计数字系统的方法。作者基于工作经验和教学成果, 提出计数器、状态机和FIFO的三大架构; 采用理论与实践相结合的方式介绍了各架构的实现步骤--八步法, 并配以相应的项目实践。不仅简单的UART/SPI摄像头采集, 甚至复杂的如边缘检测/SDRAM接口/软件无线电等均可采用这个设计流程。

• 517 1_ |a 基于大道至简的至简设计法 |A ji yu da dao zhi jian de zhi jian she ji fa

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 潘文明 |A pan wen ming |4 编著

• 701 _0 |a 易文兵 |A yi wen bing |4 编著

• 801 _0 |a CN |b 湖北三新 |c 20170615

• 905 __ |a AUSTL |d TP332.1/P854