机读格式显示(MARC)

• 000 01163nam 2200277 450

• 001 0000233593

• 005 20150304103800.0

• 010 __ |a 978-7-121-22284-9 |d CNY65.00 (含光盘)

• 010 __ |a 978-7-89432-814-4 |b 光盘

• 100 __ |a 20140312d2014 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计及仿真 |A Verilog HDLshu zi xi tong she ji ji fang zhen |f 于斌编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2014.03

• 215 __ |a 448页 |c 图 |d 26cm |e 光盘1片

• 225 2_ |a 工程设计与分析系列 |A gong cheng she ji yu fen xi xi lie

• 330 __ |a Verilog HDL是一门使用广泛的硬件描述语言, 目前在国内无论是集成电路还是嵌入式设计的相关专业都会使用到这种硬件描述语言。本书着重从设计角度入手, 每章都力求让读者掌握一种设计方法, 能够利用本章知识进行完整的设计, 从模块的角度逐步完成对Verilog HDL语法的学习, 从而整体掌握Verilog HDL愈发。

• 410 _0 |1 2001 |a 工程设计与分析系列

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 610 0_ |a VHDL语言 |A VHDL yu yan

• 690 __ |a TP312VH |v 5

• 701 _0 |a 于斌 |A yu bin |4 编著

• 801 _0 |a CN |b 时代传媒 |c 20140312

• 905 __ |a AUSTL |d TP312VH/Y149-2