机读格式显示(MARC)

• 000 01267nam 22002893 450

• 001 0000472637

• 005 20240530104800.0

• 010 __ |a 978-7-121-44867-6 |d CNY69.00

• 099 __ |a CAL 012023035474

• 100 __ |a 20230404d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL实用教程 |A Verilog HDL Shi Yong Jiao Cheng |f 王金明, 徐程骥编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2023

• 215 __ |a xi, 296页 |c 图 |d 26cm

• 225 2_ |a 普通高等教育EDA技术教材 |A Pu Tong Gao Deng Jiao Yu EDA Ji Shu Jiao Cai

• 320 __ |a 有书目

• 330 __ |a 本书讲解Verilog HDL语言规则、语法体系，以Verilog-2001和Verilog-2005两种语言标准为依据，主要内容包括Verilog HDL入门、数据类型、表达式、门级和开关级建模、数据流建模、行为级建模、层次结构、任务与函数、Test Bench测试与时序检查、面向综合的设计、有限状态机设计、Verilog HDL设计实例等，重点聚焦Verilog HDL综合和仿真，对语言、语法规则用案例进行阐释，用综合工具和仿真工具进行验证。

• 410 _0 |1 2001 |a 普通高等教育EDA技术教材

• 606 0_ |a VHDL语言 |A VHDL Yu Yan |x 程序设计 |x 高等教育 |j 教材

• 690 __ |a TP312VH |v 5

• 701 _0 |a 王金明 |A Wang Jinming |4 编著

• 701 _0 |a 徐程骥 |A Xu Chengji |4 编著

• 801 _0 |a CN |b DUTL |c 20230404

• 905 __ |a AUSTL |d TP312VH/W424A41Ⅰ