机读格式显示(MARC)

• 000 01278cam 2200301 450

• 001 0000508352

• 005 20250506145400.0

• 010 __ |a 978-7-121-45098-3 |d CNY125.00

• 099 __ |a CAL 012023055234

• 100 __ |a 20230510d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a AMD FPGA设计优化宝典 |A amd fpga she ji you hua bao dian |e 面向Vivado/VHDL |f 高亚军编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2023

• 215 __ |a X, 432页 |c 图 |d 26cm

• 225 2_ |a EDA精品智汇馆 |A eda jing pin zhi hui guan

• 330 __ |a 本书以Xilinx公司(目前已被AMD公司收购)的7系列FPGA、UltraScale/UltraScale+ FPGA和Versal ACAP内部架构为基础, 介绍与之匹配的RTL代码的风格(采用VHDL语言)和基于Vivado的设计分析方法。全书共10章, 包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法, 也包含扇出和布线拥塞的优化方法。

• 333 __ |a 本书适用于电子工程领域的本科生和研究生

• 410 _0 |1 2001 |a EDA精品智汇馆

• 517 1_ |a 面向Vivado/VHDL |A mian xiang vivado/vhdl

• 606 0_ |a 现场可编程门阵列 |A xian chang ke bian cheng men zhen lie |x 系统设计 |j 教材

• 690 __ |a TP331.2 |v 5

• 701 _0 |a 高亚军 |A gao ya jun |4 编著

• 801 _0 |a CN |b ZJUT |c 20230510

• 801 _2 |a CN |b PUL |c 20230519

• 905 __ |a AUSTL |d TP331.2/G921