机读格式显示(MARC)

• 000 01296nam0 2200253 450

• 001 0000512164

• 005 20250627155800.0

• 010 __ |a 978-7-121-40141-1 |d CNY98.00

• 100 __ |a 20210403d2020 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a RISC-V处理器与片上系统设计 |A RISC-V chu li qi yu pian shang xi tong she ji |e 基于FPGA与云平台的实验教程 |f 陈宏铭，程玉华编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2020

• 215 __ |a 358页 |c 图 |d 24cm

• 300 __ |a RISC-V芯片系列

• 330 __ |a 本书包含三大部分内容：首先讲述了基于实验所用Digilent Nexys板级硬件设计平台和Vivado开发工具，其次是介绍Verilog HDL、Chisel HCL和一种由国内自主开发的Coffee-HDL这三种硬件描述语言，最后是三种实验教程的设计与实现方法，包含开源的SiFive Freedom E300片上系统的实验；以英伟达开源的深度学习硬件架构NVDLA为例，介绍如何在Freedom E300平台上集成Verilog IP的方法及介绍SiFive E21处理器IP的使用方式与国内自主开发云端SoC开发平台的实验；移植国内自主开发RT-Thread实时多任务操作系统的原理与应用到SiFive Freedom E300片上系统的实验。

• 606 0_ |a 微处理器 |A Wei Chu Li Qi |x 系统设计

• 690 __ |a TP332.021 |v 5

• 701 _0 |a 陈宏铭 |A chen hong ming |4 编著

• 701 _0 |a 程玉华 |A cheng yu hua |f (196?-) |4 编著

• 801 _0 |a CN |b 北京思得乐 |c 20210601

• 905 __ |a AUSTL |d TP332.021/C384