机读格式显示(MARC)

• 000 01366nam 2200289 450

• 001 0000426262

• 005 20221107163300.0

• 010 __ |a 978-7-302-59749-0 |d CNY69.00

• 100 __ |a 20220126d2022 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a FPGA时序约束与分析 |A FPGA shi xu yue shu yu fen xi |f 吴厚航编著

• 210 __ |a 北京 |c 清华大学出版社 |d 2022.01

• 215 __ |a X, 165页 |c 图 |d 24cm

• 225 2_ |a 清华开发者书库 |A qing hua kai fa zhe shu ku

• 314 __ |a 吴厚航, 近十五年的FPGA工程实践与产品研发经历, 擅长记录、分析并总结各种FPGA开发经验与技巧, 也非常乐于分享。

• 320 __ |a 有书目

• 330 __ |a 本书以FPGA的时序约束与分析作为主题, 从基本的时序理论讲起, 基于Xilinx Vivado开发工具进行的实践, 既有很多针对开发工具的案例, 也有很多针对应用场景的分析。既能解决怎么进行时序约束, 也能解决为什么这样进行时序约束 (时序分析) 的问题。然读者能够深入其中, 学以致用。本书内容包括时序基本理论, 如时序基本路径分析、主时钟约束分析、衍生时钟约束分析、I/O接口约束分析以及其它的时序例外约束, 基本能够涵盖时序分析的主要理论知识。

• 410 _0 |1 2001 |a 清华开发者书库

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 610 0_ |a FPGA |A Fpga

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 吴厚航 |A wu hou hang |4 编著

• 801 _0 |a CN |b 安徽新华传媒股份有限公司 |c 20220909

• 905 __ |a AUSTL |d TP332.1/W379-9