机读格式显示(MARC)

• 000 01892nam 2200349 450

• 001 0000379716

• 005 20210906155800.0

• 010 __ |a 978-7-121-39165-1 |d CNY199.00

• 100 __ |a 20200731d2020 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Intel Quartus Prime数字系统设计权威指南 |A Intel Quartus Primeshu zi xi tong she ji quan wei zhi nan |e 从数字逻辑、Verilog HDL到复杂数字系统的实现 |f 何宾, 许中璞, 韩琛晔编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2020.07

• 215 __ |a XXIII, 783页 |c 图 |d 26cm

• 225 2_ |a 英特尔FPGA中国创新中心系列丛书 |A ying te er FPGA zhong guo chuang xin zhong xin xi lie cong shu

• 225 2_ |a 教育部“产学合作—协同育人”项目系列丛书 |A jiao yu bu “ chan xue he zuo — xie tong yu ren ” xiang mu xi lie cong shu

• 300 __ |a 电子信息·Ei精品

• 314 __ |a 何宾, 知名的嵌入式和EDA技术专家, 长期从事电子设计自动化方面的教学和科研工作, 与全球多家知名的半导体厂商和EDA工具厂商密切合作。

• 330 __ |a 本书以Intel公司的Quartus Prime Standard 18.1集成开发环境作为复杂数字系统设计的平台, 以基础的数字逻辑和数字电路知识为起点, 以Intel公司的MAX 10系列可编程逻辑器件和Verilog HDL为载体, 详细介绍了数字系统中基本逻辑单元的RTL描述方法。在此基础上, 实现了复杂数字系统、处理器系统、片上嵌入式系统、视频图像采集和处理系统, 以及数模混合系统。

• 410 _0 |1 2001 |a 英特尔FPGA中国创新中心系列丛书

• 410 _0 |1 2001 |a 教育部“产学合作—协同育人”项目系列丛书

• 517 1_ |a 从数字逻辑、Verilog HDL到复杂数字系统的实现 |A cong shu zi luo ji 、Verilog HDL dao fu za shu zi xi tong de shi xian

• 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP332.1-62 |v 5

• 701 _0 |a 何宾 |A he bin |4 编著

• 701 _0 |a 许中璞 |A xu zhong pu |4 编著

• 701 _0 |a 韩琛晔 |A han chen ye |4 编著

• 801 _0 |a CN |b 安徽时代 |c 20210712

• 905 __ |a AUSTL |d TP332.1-62/H149-5