机读格式显示(MARC)

• 000 01357nam 2200313 450

• 001 0000171582

• 005 20071011105100.0

• 010 __ |a 7-03-018250-2 |d CNY34.00 |z 978-7-03-018250-0

• 100 __ |a 20070822e2007 ekmy0chiy0121 ba

• 101 0_ |a eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 001yy

• 106 __ |a r

• 200 1_ |a CMOS 锁相环 |A Cmos Suo Xiang Huan |e Analysis and Design |d = CMOS pll synthesizers |e 分析和设计 |f Keliu Shu, Edgar Sanchez-Sinencio |z chi

• 210 __ |a 北京 |c 科学出版社 |d 2007.1

• 215 __ |a [13], 215页 |c 图 |d 23cm

• 225 2_ |a 国外电子信息精品著作 |A guo wai dian zi xin xi jing pin zhu zuo |e 影印版

• 314 __ |a 责任者Shu规范汉译姓: 舒; Sinencio规范汉译姓: 赛恩西科

• 320 __ |a 有书目和索引

• 330 __ |a 本书是一本关于小数型sigma-delta频率综合器方面的优秀著作。作者分别从系统级和电路级对频率综合器的设计进行了阐述。主要创新点在低功耗高速分频器和减少芯片面积的环路滤波器的电容设计上。该书涉及PLL的基础问题, 内容全面翔实, 由浅入深, 对PLL的关键问题提出了解决方案。

• 410 _0 |1 2001 |a 国外电子信息精品著作

• 510 1_ |a CMOS pll synthesizers

• 606 0_ |a 锁相环 |A suo xiang huan |x 电路设计 |x 英文

• 690 __ |a TN911.8 |v 4

• 701 _1 |a 舒 |A shu |g (Shu, Keliu) |4 著

• 701 _1 |a 赛恩西科 |A sai en xi ke |g (Sinencio, Edgar Sanchez) |4 著

• 801 _0 |a CN |b 三新书业 |c 20070822

• 801 _2 |a CN |b AUSTL |c 20071011

• 905 __ |a AUSTL |d TN911.8/S100