机读格式显示(MARC)

• 000 01247cam0 2200301 450

• 001 0000233540

• 005 20160310154900.0

• 010 __ |a 978-7-121-22655-7 |d CNY58.00

• 099 __ |a CAL 012014053086

• 100 __ |a 20140506d2014 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Ⅱ的FPGA/CPLD数字系统设计与应用 |A Ji Yu Quartus Ⅱ De FPGA/CPLD Shu Zi Xi Tong She Ji Yu Ying Yong |f 黄平, 王伟, 周广涛编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a 324页 |c 图 |d 26cm

• 300 __ |a 卓越工程师培养计划

• 320 __ |a 有书目

• 330 __ |a 本书系统介绍了基于Quartus Ⅱ的FPGA/CPLD数字系统设计与应用，内容包括FPGA/CPLD、Quartus Ⅱ及Verilog HDL的相关知识，门电路、组合逻辑电路、时序逻辑电路的设计，常用的数字系统设计实例，可参数化宏模块及IP核的使用，以及基于Quartus Ⅱ的FPGA/CPLD系统设计实例。本书中的范例具有很强的实用性，并且均通过了软、硬件调试与仿真验证。

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 黄平 |A Huang Ping |4 编著

• 701 _0 |a 王伟 |A Wang Wei |4 编著

• 701 _0 |a 周广涛 |A Zhou Guang Tao |4 编著

• 801 _0 |a CN |b NMU |c 20140506

• 801 _2 |a CN |b PUL |c 20140708

• 905 __ |a AUSTL |d TP332.1/H619