机读格式显示(MARC)

• 000 01585nam 2200373 450

• 001 0000423043

• 005 20221008163800.0

• 010 __ |a 978-7-121-42773-2 |d CNY59.00

• 099 __ |a CAL 012022034501

• 100 __ |a 20220228d2022 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字设计与综合 |A Verilog HDL shu zi she ji yu zong he |d = Verilog HDL: a guide to digital design and synthesis |f (美) Samir Palnitkar著 |g 夏宇闻, 胡燕祥, 刁岚松等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2022

• 215 __ |a 296页 |c 图 |d 26cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 300 __ |a 本科教学版

• 305 __ |a 据原书第2版译出

• 306 __ |a Pearson Education (培生教育出版集团)授权出版 限中国大陆发行

• 314 __ |a 责任者Palnitkar规范汉译姓: 帕尔尼卡

• 320 __ |a 有书目

• 330 __ |a 本书从用户的角度阐述了Verilog HDL语言的重要细节和基本设计方法，并介绍了Verilog 2001版的主要改进部分。全书从基本概念讲起，逐渐过渡到编程语言接口和逻辑综合等高级主题。

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 500 10 |a Verilog HDL: a guide to digital design and synthesis |A Verilog Hdl: A Guide To Digital Design And Synthesis |m Chinese

• 606 0_ |a 电子电路 |A dian zi dian lu |x 电路设计 |x 计算机辅助设计 |j 教材

• 690 __ |a TN702.2 |v 5

• 701 _1 |a 帕尔尼卡 |A pa er ni ka |g (Palnitkar, Samir) |4 著

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 702 _0 |a 胡燕祥 |A hu yan xiang |4 译

• 702 _0 |a 刁岚松 |A diao lan song |4 译

• 801 _0 |a CN |b CCBD |c 20220228

• 905 __ |a AUSTL |d TN702.2/P285