机读格式显示(MARC)

• 000 01710cam 2200373 450

• 001 0000233584

• 005 20160309153100.0

• 010 __ |a 978-7-121-22193-4 |d CNY95.00

• 099 __ |a CAL 012014030418

• 100 __ |a 20140227d2014 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL高级数字设计 |A Verilog HDL gao ji shu zi she ji |d = Advanced digital design with the verilog HDL |f (美) D. Ciletti Michael著 |g 李广军, 林水生, 阎波等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a 649页 |c 图 |d 26cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 305 __ |a 据原书第2版译出

• 306 __ |a 本书中文简体版专有出版权由Pearson education授予电子工业出版

• 314 __ |a 责任者规范汉译姓: 奇莱蒂

• 320 __ |a 有书目

• 330 __ |a 本书依据数字集成电路系统工程开发的要求与特点，以ASIC/FPGA系统芯片工程开发流程及工程设计为主线写成，内容包括EDA技术，集成电路芯片的前后端设计、验证、实现与测试，集成电路的工程开发经验与设计案例分析等。书中以大量设计实例叙述了集成电路系统工程开发应遵循的原则、基本方法、实用技术、经验技巧等，极具工程设计特色与技术风格。

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 500 10 |a Advanced digital design with the verilog HDL |A Advanced Digital Design With The Verilog Hdl |m Chinese

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP312VH |v 5

• 701 _1 |a 奇莱蒂 |A qi lai di |g (Ciletti, Michael D.) |4 著

• 702 _0 |a 李广军 |A li guang jun |4 译

• 702 _0 |a 林水生 |A lin shui sheng |4 译

• 702 _0 |a 阎波 |A yan bo |4 译

• 801 _0 |a CN |b 北京图书大厦有限责任公司 |c 20140225

• 801 _2 |a CN |b TSU |c 20140324

• 905 __ |a AUSTL |d TP312VH/Q475