机读格式显示(MARC)

• 000 01336nam 2200313 450

• 001 0000242244

• 005 20151019170500.0

• 010 __ |a 978-7-121-22537-6 |d CNY49.00

• 100 __ |a 20140722d2014 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A Shu Zi Xi Tong She Ji Yu Verilog HDL |f 王金明编著

• 205 __ |a 第5版

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a XI, 399页 |c 图 |d 27cm

• 225 2_ |a 高等学校电子信息类教材 |A Gao Deng Xue Xiao Dian Zi Xin Xi Lei Jiao Cai

• 305 __ |a 2002年第1版

• 320 __ |a 有书目

• 330 __ |a 本书根据EDA 课程教学要求，以提高数字设计能力为目的，系统阐述FPGA 数字系统开发的相关知识，主要内容包括EDA 技术概述、FPGA/CPLD 器件、Verilog 硬件描述语言等。全书以Quartus Ⅱ、Synplify Pro软件为平台，以Verilog—1995 和Verilog—2001 语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍Verilog 工程开发的知识与技能。

• 410 _0 |1 2001 |a 高等学校电子信息类教材

• 606 0_ |a 数字系统 |A Shu Zi Xi Tong |x 系统设计

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 计算机辅助设计 |x 数字电路

• 690 __ |a TP271 |v 5

• 690 __ |a TN790.2 |v 5

• 701 _0 |a 王金明 |A Wang Jin Ming |4 编著

• 801 _0 |a CN |b NMU |c 20140722

• 905 __ |a AUSTL |d TP271/W424-2E