机读格式显示(MARC)

• 000 02130nam 2200361 450

• 001 0000231298

• 005 20150422163700.0

• 010 __ |a 978-7-111-46297-2 |d CNY78.00

• 100 __ |a 20140707d2014 em y0chiy0121 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 超大规模集成电路物理设计 |A chao da gui mo ji cheng dian lu wu li she ji |e 从图分割到时序收敛 |f (美) B. Kahng Andrew, (德) Jens Lienig, (乌克兰) Igor L. Markov著 |g 于永斌, 张徐亮, 徐宁等译

• 210 __ |a 北京 |c 机械工业出版社 |d 2014

• 215 __ |a 271页 |c 图 |d 24cm

• 225 2_ |a 国际电气工程先进技术译丛 |A guo ji dian qi gong cheng xian jin ji shu yi cong

• 306 __ |a 本书中文简体字版由Springer授权机械工业出版社独家出版

• 312 __ |a 英文题名原文取自封面

• 314 __ |a 责任者Andre规范汉译姓: 安德鲁; 责任者Lienig规范汉译姓: 利尼希; 责任者Markov规范汉译姓: 马尔科夫

• 330 __ |a 本书囊括了物理设计的各个方面,从基本概念开始,到网表划分、芯片规划和布局布线, 最后是时序收敛, 讨论了布局、布线和网表重组中的时序分析和相关最优化。本书在当今的纳米时代重新审视了芯片设计实现的基本算法体系, 向读者展示了物理设计的基本算法及其在工程实例中的应用。其主要特点如下: 1) 系统地介绍和评价了电路设计生成芯片几何版图所用到的技术及其算法; 2) 强调超大规模集成电路 (VLSI) 的数字电路设计与算法, 例如现场可编程门阵列 (FPGA) 的系统划分、专用集成电路 (ASIC) 的时钟网综合等; 3) 结合基础、时代挑战和最新成果, 力促读者实现VLSI布局布线和性能驱动软件工具。

• 410 _0 |1 2001 |a 国际电气工程先进技术译丛

• 500 10 |a VLSI physical design : from graph partitioning to timing closure |A Vlsi Physical Design : From Graph Partitioning To Timing Closure |m Chinese

• 517 1_ |a 从图分割到时序收敛 |A cong tu fen ge dao shi xu shou lian

• 606 0_ |a 超大规模集成电路 |A chao da gui mo ji cheng dian lu |x 电路设计

• 690 __ |a TN470.2 |v 5

• 701 _1 |a 安德鲁 |A an de lu |g (Andrew, B. Kahng) |4 著

• 701 _1 |a 利尼希 |A li ni xi |g (Lienig, Jens) |4 著

• 701 _1 |a 马尔科夫 |A ma er ke fu |g (Markov, Igor L.) |4 著

• 702 _0 |a 于永斌 |A yu yong bin |4 译

• 702 _0 |a 张徐亮 |A zhang xu liang |4 译

• 801 _0 |a CN |b 三新书业 |c 20140825

• 905 __ |a AUSTL |d TN470.2/A253